

计算机设计与实践

流水线CPU及SoC设计

任务B：AXI写通道

2026·夏



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的


- ◆ 熟悉AXI4总线写通道的接口信号和写时序
- ◆ 掌握AXI4总线写通道的实现方法

实验内容

- ◆ 设计AXI总线写通道的状态机
- ◆ 基于“三段式”实现AXI总线写通道
- ◆ 添加AXI接口的主存模块
- ◆ 通过功能仿真或AXI Trace，完成AXI总线控制器的仿真验证



AXI写通道



□ AW通道、W通道、B通道

- 每个通道都遵循ready-valid握手协议：

通道	信号	位宽	方向	释义
master 发送 slave 接收	awaddr	32	主→从	写地址
	awlen	8	主→从	猝发传输的数据包个数
	awsiz	3	主→从	每次传输的数据包大小
	awburst	2	主→从	猝发传输的地址生成方式
	awvalid	1	主→从	写地址的有效信号
	awready	1	从→主	从设备AW通道的就绪信号
slave 发送 master 接收	wdata	32	主→从	写数据
	wstrb	4	主→从	写使能，每位对应1字节
	wvalid	1	主→从	写数据的有效信号
	wready	1	从→主	从设备W通道的就绪信号
写响应 (B)	bready	1	主→从	主设备B通道的就绪信号
	bresp	2	从→主	写操作结果（可忽略）
	bvalid	1	从→主	写响应的有效信号

AXI写通道

□ AW通道、W通道、B通道

- 猝发传输相关信号：
 - awlen (0~255): 控制猝发传输时连续传输awlen+1个数据包
 - awsize (0~7): 控制猝发传输数据包的大小为 2^{awsize}
 - awburst: 控制猝发传输的地址生成方式


取值	地址生成方式	释义
00	FIXED	固定地址模式，每次访问同一个地址（如FIFO）
01	INCR	递增地址模式，每次访问地址+1（如存储器）
10	WRAP	回环地址模式，地址在一定范围内循环（如缓存器）

- wlast: 指示猝发传输最后一个数据包的标志位信号

AXI写时序

- 主设备: axi_master 从设备: 存储器/外设

- 可令awlen=0、awsize=2、awburst=1, 即每次写操作总是写1个32位数据




- ① master分别通过AW、W通道发写地址、写数据
- ② slave的W通道就绪(wready有效), 接收写数据
- ②' master撤掉写数据请求;
slave的AW通道就绪(awready有效), 接收写地址
- ③ master撤掉写地址请求; slave执行写操作
- ④ 写操作完成, slave给出写响应
- ⑤ slave撤掉写响应, 一个完整的写请求结束

注意: 各通道相互独立


- **awready**、**wready**不一定同时有效
- 只要**awready**有效, slave即可接收写地址请求
- 只要**wready**有效, slave即可接收写数据请求
- 只有写地址、写数据都被接收, 写请求才被成功接收, 才能开始写操作

DCache的写访存接口

- 主设备：DCache 从设备：axi_master
 - 写操作支持字、半字、字节



信号	位宽	方向	释义
dev_wrdy	1	从→主	从设备W通道的就绪信号
cpu_wen	4	主→从	写使能, 支持写字、半字和字节
cpu_waddr	32	主→从	写地址
cpu_wdata	32	主→从	写数据




【clk0】slave就绪, master发出写请求(写使能、写地址、写数据)

【clk1】slave拉低wrdy, 开始处理写请求

【clk3】写请求完成, slave重新拉高wrdy, 传输结束

DCache的写访存接口

- axi_master同时与ICache、DCache互连




```
1 | // DCache Write Data Interface
2 | output reg          dc_dev_wrdy;
3 | input  wire [ 3:0] dc_cpu_wen;
4 | input  wire [31:0] dc_cpu_waddr;
5 | output wire [31:0] dc_cpu_wdata;
```

- 本实验不考虑ICache请求和DCache请求同时出现的情形，但实现时注意**DCache的访问请求处理应优先于ICache**，且**写请求优先于读请求**

AXI写状态机设计

- 总线控制器处理DCache**写主存**请求的状态机参考



状态	描述
IDLE	初始状态，等待接收DCache写请求
SEND_WREQ	通过AW和W通道发出写请求
WAIT_AW	等待从设备的AW通道就绪
WAIT_W	等待从设备的W通道就绪
WAIT_B	等待从设备的写响应

- 请自行完成完整写状态机的设计

注意：写请求优先于读请求、Uncached写

AXI写通道仿真验证

- ◆ 参考使用指导书创建AXI接口的主存模块
- ◆ 使用bin2coe.py把Trace框架的sw.bin转换成coe，导入主存模块，运行功能仿真
- ◆ 把DCache的写访存接口，以及AXI写通道的相关信号添加到波形，观察波形，分析sw指令的写访存行为是否正确
- ◆ 为降低调试难度，建议先在头文件禁用DCache模块，等仿真通过后，再启用DCache并再次调试
- ◆ 也可使用AXI Trace进行调试
- ◆ **注意代码规范性，可以避免很多问题！**





HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ